400-788-9558 |   English
banner2
行业动态

怎样解决USB通用串行总线接口电路的EMC电磁辐射静电骚扰问题?

来源:深圳BCTC Test倍测检测国际检测认证机构 2018-07-17

怎样解决USB通用串行总线接口电路的EMC电磁辐射静电骚扰问题? 

USB1.jpg

USB是通用串行总线Universal Serial Bus的简称,是一种数据高速传输接口,在全球范围内已经形成了输入输出接口技术的规范,且USB传输速度快,使用方便,支持热拔插,连接灵活兼容性强,现已广泛应用于需要数据传输的各种领域。当然USB传输优点明显的同时也带来一些电磁兼容隐患,主要是热插拔时会产生静电干扰和电压冲击,传输速率高的同时也容易对外产生高频辐射超标。为了避免这些情况发生,取得很好的EMC品质,满足相关电磁兼容标准和规格要求,所以在产品接口设计时一定要考虑EMC电磁兼容设计,具体是在PCB设计、结构电缆、滤波设计、防护设计等多个方面综合考虑。

一、USB接口EMC测试项目要求

USB接口相关的电磁兼容测试项目如以下表格所示,其他如应用在军品、汽车电子、铁路电子要求则有所不一样会更严格,具体请参考相关电磁兼容标准要求。

USB接口EMC测试图

USB接口电磁辐射检测项目.jpg

二、USB接口电路原理图设计要点

先看PCB电路电磁兼容EMC设计原理图,

USB接口电路原理图.jpg

从图中我们分析如下

1. 滤波设计要点:

  L1为共模滤波电感,用于滤除差分信号上的共模干扰;

  L2为滤波磁珠,用于滤除为电源上的干扰;

  C3、C4为电源滤波电容,滤除电源上的干扰;

  C1、C2 为预留设计,注意电容尽量小,如实际影响信号传输,可以不焊接。

 2. 防护设计要点:

  D1、D2、D3组成usb接口防护电路,能快速泄放静电干扰,避免内部电路遭受静电的干扰。

  C5、C6为接口地和数字地之间的跨接电容,典型取值为1000pF,耐压要求达到2KV以上。

 3. 特殊要求:

   R1、R2为限流电阻,差分线之间耦合会影响信号线的外在阻抗,可以用此电阻实现终端最佳匹配,使用时根据实际情况进行调整。

4. 器件选型要求:

  L1为共模电感,共模电感阻抗选择范围为60Ω/100MHz~120Ω/100MHz,典型值选取90Ω/100MHz

  L2选用磁珠,磁珠阻抗范围为100Ω/100MHz~1000Ω/100MHz,典型值选取600Ω/100MHz ;磁珠在选取时通流量应符合电路电流的要求,磁珠推荐使用电源用磁珠

  C3、C4两个电容在取值时要相差100倍,典型值为1000pF、0.1uF;小电容用滤除电源上的高频干扰,大电容用于滤除电源线上的纹波干扰;

  D1、D2、D3选用TVS,TVS反向关断电压为5V。TVS管的结电容对信号传输频率有一定的影响,usb2.0的TVS结电容小于5pF;

  C5、C6为接口地和数字地之间的跨接电容,典型取值为1000pF,耐压要求达到2KV以上。

  5. 相关电磁兼容器件选型建议清单


图片:USB接口电磁兼容器件选型建议清单

USB接口电磁兼容器件选型建议清单.jpg


三、USB接口EMC电磁兼容PCB布局和布线设计


1布局设计要点

  元器件布局要按照信号流向进行布局;

  防护器件要尽可能的靠近接口放置,确保引线电感最小,以保证防护器件能正常的进行防护动作。

  应将芯片放置在离地层最近的信号层,并尽量靠近usb插座,缩短差分线走线距离。

 2布线设计要点

  共模电感下方不能走其它信号线。

  如果usb接口芯片需串联端电阻或者D线接上拉电阻时.务必将这些电阻尽可能的靠近芯片放置。

  将usb差分信号线布在离地层最近的信号层。

  保持usb差分线下端地层完整性,如果分割差分线下端的地层,会造成差分线阻抗的不连续性,并会增加外部噪声对差分线的影响。

  在usb差分线的布线过程中,应避免在差分线上放置过孔(via),过孔会造成差分线阻抗失配。

  保证差分线的线间距在走线过程中的一致性,如果在走线过程中差分线的间距发生改变,会造成差分线阻抗的不连续性。

  在绘制差分线的过程中,使用45°弯角或圆弧弯角来代替90°弯角,并尽量在差分线周围的150 mil范围内不要走其他的信号线,特别是边沿比较陡峭的数字信号线更加要注意其走线不能影响usb差分线。